【PCIE】completion timeout disable功能总结

程序猿5991:

很奇怪，关闭超时怎么可能看DevCap2的Disable+呢，这个寄存器（Device Capabilities 2 Register）的bit4：Completion Timeout Disable Supported是只读寄存器，意思是该硬件设备是否支持disable功能。下面一个DevCtl2中的Disable+才是用来控制开关的

【PCIE】completion timeout disable功能总结

月夜行僧倚柴门:

我也觉得是 RC 端来控制的，跟 EP 端没关系

【PCIE】completion timeout disable功能总结

Taoists Ideology:

EP端来设置超时机制不太对吧。

实际上RC端completion timeout的设置和监控由RC端控制，而不是EP端。RC在发送TLP请求时并不会依赖EP端的timeout设置，因为RC端自己会根据系统的要求来设定一个超时时间。如果在该时间内没有收到EP的响应，RC会触发completion timeout处理，而不是依赖EP提供的timeout值。

PCI设备配置空间、BAR空间、BUS总线的理解整理

犄角之势:

请教一下，BAR地址值是由主机软件分配的，那么这个地址值具体是怎么分配的呢？单独由主机软件自行决定吗？还是由pcie设备固定的

信号量

抓手:

5啊，流下了没有技术的泪